PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11235084 A

(43) Date of publication of application: 27.08.99

(51) Int. CI

H02P 7/06

(21) Application number: 10037723

(22) Date of filing: 19.02.98

(71) Applicant:

MITSUMI ELECTRIC CO LTD

(72) Inventor:

FURUYA MISAO

MATSUURA KAZUHITO

(54) MOTOR DRIVE CIRCUIT


(57) Abstract:

PROBLEM TO BE SOLVED: To absorb voltage drop due to counterelectromotive force.

SOLUTION: This motor drive circuit is provided with the first driving transistor Q1 which controls driving current supplied to the first terminal Tm1 of a motor 3 from a DC power source 2, the second driving transistor Q2 which supplies the current from the first terminal Tm1 of the motor 3 to the ground, the third driving transistor Q3 which controls the driving current supplied from the DC power source 2 to the second terminal Tm2 of the motor 3, the fourth driving transistor Q4 which leads in the current from the second terminal Tm2 of the motor 3, the first control transistor Qc1 which controls the first to fourth driving transistors Q1 to Q4 according to the first and second control signals supplied to the first and second control terminals Tc1, Tc2, and is connected in a reverse direction having the same polarity with a driving control circuit 4 for controlling the operation of the motor 3, and the second driving transistor Q2, and the second control transistor Qc2 which is connected

in a reverse direction having the same polarity with the fourth driving transistor Q4.

COPYRIGHT: (C)1999,JPO



(19)【発行国】日本国特許庁(JP)

(12)公開特許公報(A)

(11)【公開番号】特開平11-235084 (43)【公開日】平成11年(1999)8月27日

(51) 【国際特許分類第6版】 HO2P 7/06

[FI]

H02P 7/06

K Н

【審査請求】未請求【請求項の数】7【出願形態】OL【全頁数】11

(21)【出願番号】特願平10-37723

(22)【出願日】平成10年(1998)2月19日

(71)[出願人]

【識別番号】000006220

【氏名又は名称】ミツミ電機株式会社

【住所又は居所】東京都調布市国領町8丁目8番地2

(72)【発明者】 【氏名】古谷 操

【住所又は居所】神奈川県厚木市酒井1601 ミツミ電機株式会社厚木事業所内

(72)【発明者】

氏名】松浦-

【住所又は居所】神奈川県厚木市酒井1601 ミツミ電機株式会社厚木事業所内 (74)【代理人】

弁理士]

【氏名又は名称】伊東 忠彦

(54)【発明の名称】モータドライブ回路

(57)【要約】(修正有)

【課題】逆起電力による電圧の低下を吸収できる。

【解決手段】直流電源2からモータ3の第1の端子Tm1に供給する駆動電流を制御する第1の駆動トランジスタQ1、モータ3の第1の端子Tm1から電流を引き込み接地に供給する第2の駆動トランジスタQ2、直流電源2からモータ3の第2の端子Tm2に供給する駆動電流を制御する第3の駆動トランジスタQ4、第1及び第2の制御に対象を制御する第3の駆動トランジスタQ4、第1及び第2の制御端子Tc1、Tc2に供給する第1及び第2の制御に対する第3の制御に対する第3の制御に対する第3の制御に対する第1及び第2の制御に対する第1及び第2の制御に対する第1及び第2の制御に対する第1及び第2の制御に対する第1及び第2の制御に対する第1及び第2の制御に対する第1及び第2の制御に対する第1及び第2の制御に対する第1及び第2の制御に対する第1及び第2の制御に対する第1を対象を表する第1及び第2の制御に対する第1を対象を表する第1を対象を表する第1を対象を表する第1を対象を表する第1を対象を表する第1を対象を表する第1を対象を表する第1を対象を表する。 端子Tc1、Tc2に供給される第1及び第2の制御信号に応じて第1~第4の駆動トランジスタQ1~Q4を制御し、モータ3の動作を制御する駆動制御回路4、第2の駆動トランジスタQ2と同極性で、逆方向に接続された第1の制御トランジスタQc1、並びに第4の駆動トランジ スタQ4 と同極性で、逆方向に接続された第2の制御トランジスタQ c2を有する。

【特許請求の範囲】

【詩求項1】制御信号に応じてモータの第1の端子に供給する電流を制御する第1の駆動トランジスタと、該制御信号に応じて該モータの第1の端子から電流を引き込む第2の駆動トランジスタと、該制御信号に応じて該モータの第2の端子に供給する電流を制御する第3の駆動トランジスタと、該制御信号に応じて該モータの第2の端子から電流を引き込む第4の駆動トランジスタと有するモータドライブ回駆動トランジスタとで再換しまり、逆方のに接続された第1の制御し 動トランジスタに並列に、かつ、逆方向に接続された第1の制御トランジスタと、前記第4の駆動トランジスタと同極性で、前記第4の駆動トランジスタと同極性で、前記第4の駆動トランジスタに並列に、かつ、逆方向に接続された第2の制御トラ

ンジスタとを有することを特徴とするモータドライブ回路。 【請求項2】前記第1の制御トランジスタ及び前記第2の制御トランジスタは、コレクターエミッタ間電圧が逆方向の電圧であるときのコレク タ電流がコレクターエミッタ間電圧が順方向であるときのコレクタ電 流に比べて小さいことを特徴とする請求項1記載のモータドライブ回

【請求項3】前記第1の制御トランジスタ及び前記第2の制御トランジスタは、素子の形状が周辺長に対して面積が大きい構造であること を特徴とする請求項1又は2記載のモータドライブ回路。

【請求項4】前記第2の駆動トランジスタ及び前記第1の制御トラン

【請求項4】前記第2の駆動トランジスタ及び前記第1の制御トランジスタのベース電位に応じて前記第4の駆動トランジスタのベース電位に応じて前記第4の駆動トランジスタ及び前記第2の制御トランジスタのベース電位に応じて前記第2の駆動トランジスタのベース電位を制御する第2の制御回路とを有することを特徴とする請求項1乃至3のいずれか一項記載のモータドライブ回路。 【請求項5】前記第1の制御回路は、第2の駆動トランジスタ及び前記第1の制御トランジスタのベース電位に応じて電流を引き込む第1の検出トランジスタと、前記第1の検出トランジスタと、前記第1の検出トランジスタにより引き込まれる電流に応じて前記第2の駆動トランジスタのベース電位を制御する第1の駆動トランジスタ制御用トランジスタと、前記第1の検出トランジスタにより引き込まれる電流に応じて前記第1の駆動トランジスタ及び前記第2の制御トランジスタのベース電位に応じて電流を引き込む第2の検出トランジスタと、前記第2の検出トランジスタと、前記第2の検出トランジスタのベース電位に応じて電流を引き込む第2の検出トランジスタと、前記第2の検出トランジスタと、前記第2の検出トランジスタと、前記第2の検出トランジスタース電位を制御する第2の駆動トランジスタ制御用トランジスタと、前記第2の検出トランジスタにより引き込まれる電流に応じて前記第2の駆動トランジスタ制御用トランジスタのベース電位をクランプする第2のクランプ手段とを有することを特徴とする請求項4記載のモータドライブ回路。 を有することを特徴とする請求項4記載のモータドライブ回路。

【請求項6】前記第1及び第2のクランプ手段は、抵抗であることを特徴とする請求項5記載のモータドライブ回路。 【請求項7】前記第1及び第2のクランプ手段は、PN接合素子であることを特徴とする請求項5記載のモータドライブ回

【発明の詳細な説明】

[0001]


【発明の属する技術分野】本発明はモータドライブ回路に係り、特に、直流モータを正逆転駆動させることができるモータ ドライブ回路に関する。

[0002]

【従来の技術】図9に従来のモータドライブ回路の一例の回路図を示す。従来のモータドライブ回路300は、電源端子T v11、Tv12 に接続される直流電源301により駆動され、直流電源301からモータ302の第1の端子Tm11 に供給する駆動電流を制御する第1の駆動トランジスタQA、モータ302の第1の端子Tm11 から電流を引き込み接地に供給する第2の駆動トランジスタQB、直流電源301からモータ302の第2の端子Tm12 に供給する駆動電流を制御する第3の駆動トランジスタQC、モータ302の第2の端子Tm12 から電流を引き込む第4の駆動トランジスタQD、第1及び第2の制御端子Tc11、Tc12 に供給される第1及び第2の制御信号に応じて第1~第4の駆動トランジスタQA ~QD を制御し、モータ302の動作を制御する駆動制御回路303、モータ302に発生する逆起電力による正側の振れを吸収するダイオードの11~014かに提供される イオードD11~D14から構成される。

10003】第1の駆動トランジスタQA は、PNPトランジスタから構成され、エミッタが直流電源301の正極、コレクタがモータ302の第1の駆動トランジスタQA は、PNPトランジスタから構成され、エミッタが直流電源301の正極、コレクタがモータ302の第1の第1の端子Tm11に接続され、ベースに駆動制御回路303から第2の駆動制御信号が供給される。第2の端子Tm11に接続され、ベースに駆動制御回路303から第2の駆動制御信号が供給される。

ータ302の第2の端子Tm12 が接続され、ベースに駆動制御回路303から第3の駆動制御信号が供給される。第4の駆動トランジスタQD は、NPNトランジスタから構成され、エミッタが直流電源301の負極、コレクタがモータ302の第2 の端子Tm2に接続され、ベースに駆動制御回路303から第4の駆動制御信号が供給される。



【0005】なお、第2の駆動トランジスタQBのベースに供給される第2の駆動制御信号は、第3の駆動トランジスタQCの 【0005]なお、第2の報期「ノンクスはのい、 へに伝程でれる第2の報期で回っては、おこの場合は、グースに供給される第3の駆動制御信号を反転した信号である。また、第4の駆動トランジスタQDのベースに供給される第4の駆動制御信号は、第1の駆動トランジスタQAに供給される第1の駆動制御信号を反転した信号である。 【0006】第1~第4の駆動制御信号は、駆動制御回路303により第1及び第2の制御端子Tc11、Tc12に供給される第1、第2の制御信号に応じて生成される。従来のモータドライブ回路300では、例えば、第1の制御端子Tc11に供給される第1、第2の制御信号がローレベルであると第1の 第1、第2の制御信号に応じて主成される。 に来いて一方 フィノ自由300 には、別えば、第1の別呼畑丁 に口に供稿される第1の制御信号がハイレベル、第2の制御端子Tc12 に供給される第2の制御信号がローレベルであると、第1の駆動トランジスタQA、及び、第4の駆動トランジスタQD をオン、第2の駆動トランジスタQB、及び、第3の駆動トランジスタQC をオフとなり、モータ302に第1の端子Tm11 から第2の端子Tm12 の方向に駆動電流が流れ、モータ302は正 転する。

【0007】また、第1の制御端子Tc11に供給される第1の制御信号がローレベル、第2の制御端子Tc12に供給される第2の制御信号がハイレベルであると、第1の駆動トランジスタQA、及び、第4の駆動トランジスタQDをオフ、第2の駆動トランジスタQBをオンとなり、モータ302に第2の端子Tm12から第2の端子Tm11

[0014]

【発明が解決しようとする課題】しかるに、従来のモータドライブ回路では、ダイオードD12、D14により逆起電力による電流を接地にバイパスする構成とされていたため、ダイオードD12、D14に大きな電流が流れることになり、よって、ダイオードD12、D14の素子サイズを比較的大きくとる必要があった。このため、モータドライブ回路をIC化した場合に、チップ 面積が増大する等の問題点があった。

【0015】また、製造工程の素子特性のバラツキなどによりダイオードD12、D14だけでは、逆起電力による負側の電流を 十分に吸収できない等の問題点があった。本発明は上記の点に鑑みてなされたもので、小さい素子サイズで、逆起電力による電圧低下を吸収できるモータドライブ回路を提供することを目的とする。 [0016]

【課題を解決するための手段】本発明の請求項1は、制御信号に応じてモータの第1の端子に供給する電流を制御する第1の駆動トランジスタと、該制御信号に応じて該モータの第2の駆動トランジスタと、該制御信号に応じて該モータの第2の場子に供給する電流を制御する第3の駆動トランジスタと、該制御信号に応じて該モータの第2の端子に供給する電流を制御する第3の駆動トランジスタと、該制御信号に応じて該モータの第2の端子から電流を引き込む第4の駆動トランジスタとを有するモータドライブ回路において、前記第2の駆動トランジスタと同極性で、前記第4の駆動トランジスタと同極性で、前記第4の駆動トランジスタに並列に、かつ、逆方向に接続された第1の制御トランジスタと、前記第4の駆動トランジスタとを有することを特徴とする。
【0017】請求項1によれば、第2及び第4の駆動トランジスタに並列に第2及び第4の駆動トランジスタと同極性で、かつ、並列にかつ逆方向に接続された第1及び第2の制御トランジスタを設けることにより、モータの第1及び第2の端子の電圧が逆起電力により低下しても、第1及び第2の制御トランジスタを設けることにより駆動され、第1及び第2の制御トランジスタを介してモータの第1及び第2の端子に電流が供給され、モータの第1及び第2の循下の低下を知りできる。このとき、第1及び第2の制御トランジスタは、トランジスタの逆β特性により駆動されるので、モータの第1及び第2の端子をダイオードなどの素子に比べて低い電圧にクランプできるため、ラッチアップなどの異常状態の発生を防止できる。また、大容量のダイオードなどの素子が不要となり、チップ面積を低減できる。
【0018】請求項2は、請求項1において、前記第1の制御トランジスタ及び前記第2の制御トランジスタは、コレクターエミッタ間電圧が逆方向の電圧であるときのコレクタ電流がコレクターエミッタ間電圧が順方向であるときのコレクタ電流に 【課題を解決するための手段】本発明の請求項1は、制御信号に応じてモータの第1の端子に供給する電流を制御する

【0018】請求項2は、請求項1において、前記第1の制御トランジスタ及び前記第2の制御トランジスタは、コレクターエミッタ間電圧が逆方向の電圧であるときのコレクタ電流がコレクターエミッタ間電圧が順方向であるときのコレクタ電流に比べて小さいことを特徴とする。請求項2によれば、第1の制御トランジスタ及び第2の制御トランジスタは、コレクターエミッタ間電圧が逆方向の電圧であるときのコレクタ電流がコレクターエミッタ間電圧が逆方向の電圧であるときのコレクタ電流がコレクターエミッタ間電圧が順方向であるときのコレクタ電流に比べて小さい特性とすることにより、モータに逆方向電圧が発生し、第2、第4の駆動トランジスタ及び第1、第2の制御トランジスタに逆方向電圧が印加されたときに、第2、第4の駆動トランジスタがオフしても、第1、第2の制御トランジスタに逆方向電圧が印加されたときに、第2、第4の駆動トランジスタがオフしても、第1、第2の制御トランジスタの第1及び第2の端子の電圧の低下を抑制でき、ラッチアップなどの異常状態の発生を防止できるとともに、チップ面積を低減でき、また、第3、第4の駆動トランジスタに順方向に電圧が印加されたときには、第1、第2の制御トランジスタは逆方向となり、オフするので、駆動電流に影響しない。
【0019】請求項3は、請求項1又は2において、前記第1の制御トランジスタ及び前記第2の制御トランジスタ及び第2の制御トランジスタの素子形状を周辺長に対して面積が大きい構造とすることにより、第1の制御トランジスタ及び第2の制御トランジスタのコレクターエミッタ間電圧に対するコレクタ電流の逆方向の特性が順方向の特性に比べて小さくすの制御トランジスタのコレクターエミッタ間電圧に対するコレクタ電流の逆方向の特性が順方向の特性に比べて小さくす

ることができ、これにより、小さい電圧でオンし、モータの第1及び第2の端子の電圧の低下を抑制でき、ラッチアップなどの異常状態の発生を防止できるとともに、チップ面積を低減できる。 【0020】請求項4は、請求項1~3において、前記第2の駆動トランジスタ及び前記第1の制御トランジスタのベース電位に応じて前記第4の駆動トランジスタ及び前記第1の制御回路と、前記第4の駆動トランジスタ及び前記第2の取り、ファックをレインでは、アランジスタ及び前 記第2の制御トランジスタのベース電位に応じて前記第2の駆動トランジスタのベース電位を制御する第2の制御回路と を有することを特徴とする

を有することを特徴とする。
【0021】請求項5は、請求項4において、前記第1の制御回路は、第2の駆動トランジスタ及び前記第1の制御トランジスタのベース電位に応じて電流を引き込む第1の検出トランジスタと、前記第1の検出トランジスタにより引き込まれる電流に応じて前記第2の駆動トランジスタのベース電位を制御する第1の駆動トランジスタ制御用トランジスタと、前記第1の検出トランジスタにより引き込まれる電流に応じて前記第1の駆動トランジスタ制御用トランジスタのベース電位をクランプする第1のクランプ手段とを有し、前記第2の制御回路は、第4の駆動トランジスタ及び前記第2の制御トランジスタのベース電位に応じて流を引き込む第2の検出トランジスタにより引き込まれる電流に応じて前記第4の駆動トランジスタのベース電位をクランではいまり引き込まれる電流に応じて前記第4の駆動トランジスタのベース電位をクランプを第2のクランプ手段とを有することを特徴とする。
【0022】請求項4、5によれば、第1~第4の駆動トランジスタロ、へQ4の状態に応じて第2、第4の駆動トランジスタロ

ていていていていています。 【0022】請求項4、5によれば、第1~第4の駆動トランジスタQ1 ~Q4 の状態に応じて第2、第4の駆動トランジスタQ2、Q4 の状態を最適に制御できる。請求項6は、請求項5において、前記第1及び第2のクランプ手段が、抵抗であることを特徴とする。請求項6によれば、第1及び第2のクランプ手段を抵抗で構成することにより、簡単な構成で、回路を実

【0023】請求項7は、請求項5において、前記第1及び第2のクランプ手段が、PN接合素子であることを特徴とする。請求項7によれば、第1及び第2のクランプ手段をPN接合素子で構成することにより、所定の動作点で、正確に動作させ ることができる。 [0024]

【発明の実施の形態】図1に本発明の第1実施例のブロック構成図、図2に本発明の第1実施例の回路構成図を示す。本実施例のモータドライブ回路1は、電源端子Tv1、Tv2に接続される直流電源2により駆動され、直流電源2からモータ3の第1の端子Tm1に供給する駆動電流を制御する第1の駆動トランジスタQ1、モータ3の第1の端子Tm1から電流を引き込み接地に供給する駆動電流を制御する第1の駆動トランジスタQ2、直流電源2からモータ3の第2の端子Tm2に供給する駆動電流を制御する第3の駆動トランジスタQ3、モータ3の第2の端子Tm2に供給する駆動電流を制御する第3の駆動トランジスタQ3、モータ3の第2の端子Tm2に供給する駆動電流を制御する第3の駆動トランジスタQ4、第2の駆動トランジスタQ2と同極性のトランジスタの4に逆方向に並列に接続された第1の制御トランジスタQ4に要方向に並列に接続された第1の制御トランジスタQ4に逆方向に並列に接続された第2の制御トランジスタQ4と同極性のトランジスタQ4に逆方向に並列に接続された第2の制御トランジスタQ4にで方向に並列に接続された第2の制御トランジスタQ4にで方向に並列に接続された第2の制御トランジスタQ4にで方向に並列に接続された第2の制御トランジスタQ4に、例えば、同一の半導体基板上に形成される。なお、コンデンサC1、C2は外付け部品とする構成も考えられる。
【0025】第1の駆動トランジスタQ1は、PNPトランジスタから構成され、エミッタが直流電源2の正極、コレクタがモータ3の第1の端子Tm1に接続され、ベースに駆動制御回路4から第1の駆動制御信号が供給される。第2の駆動トランジスタQ2は、NPNトランジスタから構成され、エミッタが直流電源2の負極、コレクタがモータ3の第2の端子Tm2に接続され、ベースに駆動制御回路4から第3の駆動制御信号が供給される。第4の駆動トランジスタQ4は、NPNトランジスタのら構成され、エミッタが直流電源2の負極、コレクタがモータ3の第2の端子Tm2に接続され、エミッタが直流電源2の負極、コレクタがモータ3の第2の端子Tm2に接続され、エミッタが直流電源2の負極、コレクタがモータ3の第2の端子Tm2に接続され、エミッタが直流電源2の負種、コレクタがモータ3の第2の端子Tm2に接続さ

30 第20 編子 I m2に接続され、ハーヘに聚期可何凹時4から第30 聚期可何に方が供稿とれる。第40 発到アンシック 9Q4 は、NPNトランジスタから構成され、エミッタが直流電源2の負極、コレクタがモータ3の第2の端子 T m2に接続され、ベースに駆動制御回路4から第4の駆動制御信号が供給される。
【0027】また、第2の駆動トランジスタQ2 には、並列に第1の制御トランジスタQc1が接続される。第1の制御トランジスタQ2に対して逆タQc1は、第2の駆動トランジスタQ2に対して逆方向に接続される。すなわち、第1の制御トランジスタQc1は、第2の駆動トランジスタQ2のコレクタにエミッタが接続され、第2の駆動トランジスタQ2のエミッタにコレクタが接続され、さらに、ベースは、第2の駆動トランジスタQ2のベースに接続されている。 に接続されている。

【0028】さらに、第4の駆動トランジスタQ4には、並列に第2の制御トランジスタQc2が接続される。第2の制御トランジ スタQc2は、第4の駆動トランジスタQ4と同極性のNPNトランジスタから構成され、第4の駆動トランジスタQ4に対して 逆方向に接続される。すなわち、第2の制御トランジスタQc2は、第4の駆動トランジスタQ4のコレクタにエミッタが接続 され、第4の駆動トランジスタQ4のエミッタにコレクタが接続され、さらに、ベースは、第4の駆動トランジスタQ4のベースに接続されている。

【0029】図3に本発明の第1実施例の第1及び第2の制御トランジスタの断面図、図4に本発明の第1実施例の第1及び第2の制御トランジスタの素子形状を説明するための図を示す。第1及び第2の制御トランジスタQc1、Qc2は、例えば、図3に示すように、モータドライブ回路1が形成されるP型基板S0上にN型領域S1が形成され、そのN型領域S1内にP型領域S2が形成され、さらに、P型領域S2内にN型領域S3が形成された構造とされている。N型領域S1がコ レクタ、P型領域S2 がベース、N型領域S3 がエミッタとなる。

しつダ、P型領域S2 かへ一人、N型領域S3 かエミッタとなる。
【0030】第1及び第2の制御トランジスタQc1、Qc2の素子の形状は、例えば、<u>図3、図4</u>に示すように辺の長さがa、b、厚さがhの直方体とすると、素子の面積(a×b)が素子の周辺長(a+b+h)より十分に大きくなるように設定されている。すなわち、(a+b+h)くく(a×b)・・・(1)に設定されている。
【0031】素子の形状を式(1)のように設定することにより、一般に、コレクターエミッタ間電圧VCEに対するコレクタ電流Icの特性において、逆方向のコレクタ電流Icは順方向のコレクタ電流Icに比べて小さい値でクランプされるようになることが知られている。<u>図5</u>に本発明の第1実施例の第1及び第2の制御トランジスタのコレクターエミッタ間電圧に対するコレクタ電流の特性図をデオ

レクタ電流の特性図を示す。 【0032】図5に示すように式(1)のように設定された第1及び第2の制御トランジスタQc1、Qc2では、ベース電流IB1の ときには、順方向では飽和時にコレクタ電流Ic1が流れるのに対し、逆方向ではコレクタ電流Ic1'(くIc1)しか流れず、また、ベース電流IB2のときには、順方向で、飽和時にコレクタ電流Ic2が流れるのに対し、逆方向ではコレクタ電流Ic2'(く Ic2)しかながれない。

【0033】このため、第1、第2の制御トランジスタQc1、Qc2は順方向のときだけ、有効に動作されるようになる。第1、第 2の制御トランジスタQc1、Qc2は、第2、第4の駆動トランジスタQ2、Q4とは、互いに逆方向に接続されているので、第 2、第4の駆動トランジスタQ2、Q4 がオンしているときには、第1、第2の制御トランジスタQc1、Qc2は、逆方向となるの で、有効には動作しない。

【0034】また、第1、第2の制御トランジスタQc1、Qc2は、第2、第4の駆動トランジスタQ2、Q4がオフで、順方向にコレクターエミッタ間に電圧が印加されたときには、すなわち、モータ3の第1、第2の端子Tm1、Tm2に負側の電圧が発生したときには、有効に動作され、モータ3の第1、第2の端子Tm1、Tm2に発生した負側の電圧を所定の電圧、例えば、

0.3(V)程度にクランプでぎる。
【0035)なお、第2の駆動トランジスタQ2 及び第1の制御トランジスタQc1のベースに供給される第2の駆動制御信号は、第3の駆動トランジスタQ3 のベースに供給される第3の駆動制御信号を反転した信号である。また、第4の駆動トランジスタQ4 及び第2の制御トランジスタQ2のベースに供給される第4の駆動制御信号は、第1の駆動トランジスタQ1 に供給される第1の駆動制御信号を反転した信号である。
【0036】第1~第4の駆動制御信号を反転した信号である。
【0036】第1~第4の駆動制御信号は、駆動制御回路4により第1及び第2の制御端子Tc1、Tc2に供給される第1、第2の制御信号に応じて生成される。駆動制御回路4により第1及び第2の制御端子Tc1、Tc2に供給される第1、第2の制御信号に応じて生成される。駆動制御回路4は、図2に示すようにNPNトランジスタQ11~Q30、PNPトランジスタQ31~Q31~Q41、抵抗R1~R29、コンデンサC10から構成される。こで、駆動制御回路4の動作を説明する。
【0037】図6に本発明の第1実施例の要部の動作波形図を示す。モータ3を正転させる図6(A)の正転モードで動作させる場合には、駆動制御回路4の第1の制御端子Tc1がパイレベル、第2の制御端子Tc2がローレベルとする。駆動制御路4の第1の制御端子Tc1がパイレベル、第2の制御端子Tc2がローレベルとする。駆動制御の第4の第1の制御端子Tc1がパイレベル、第2の制御端子Tc2がローレベルとする。取動制御には、取動制御端子Tc1がパイレベル、第2の制御端子Tc2がローレベルとする。トランジスタQ31がオンする。トランジスタQ32、Q33がオンすると、トランジスタQ31がオンする。トランジスタQ32、Q33がオンすると、トランジスタQ31がオフする。また、トランジスタQ35、Q36ので、トランジスタQ31がオフする。また、トランジスタQ29がオフすると、第2の駆動制御信号はパイレベルになり、第3の駆動トランジスタQ29がオフすると、第2の駆動トランジスタQ20のベース電位、すなわち、第2の駆動制御信号はローレベルになり、第2の駆動トランジスタQ21がオフする。トランジスタQ21がオフする。トランジスタQ27がオフすると、第2の駆動トランジスタQ27のベースに供給される。よって、トランジスタQ15がオフとなる、トランジスタQ37、Q38がオフすると、トランジスタQ31のオフとなる。トランジスタQ37、Q38がオフがオンする。 O. 3(V)程度にクランプできる。 ンシスタQ27がオンする。 【0040】トランジスタQ27がオンすると、第1の駆動トランジスタQ1のベース電位、すなわち、第1の駆動制御信号がローレベルとなり、第1の駆動トランジスタQ1はオンする。また、トランジスタQ27がオンすることにより、第4の駆動トランジスタQ4のベース電位、すなわち、第4の駆動トランジスタQ4のベース電位、すなわち、第4の駆動制御信号がハイレベルになるので、第4の駆動トランジスタQ4がオンす 【0041】このように、第1の制御端子Tc1に供給する第1の制御信号をハイレベル、第2の制御端子Tc2に供給する第2 る。また、第2の制御トランジスタQc2は、第4の駆動トランジスタQ4 がオンとなるが、第4の駆動トランジスタQ4 に対して逆方向に接続されているので、逆 β 特性により有効に動作せず、オフとなる。
【0043】次に、第1の制御端子Tc1がハイレベルで、第2の制御端子Tc2をローレベルからハイレベルにすると、モータ3 にブレーキがかかる。第2の制御端子Tc2がローレベルからハイレベルになると、トランジスタQ14がオンする。トランジスタQ14がオンすると、トランジスタQ34がオンし、これによりトランジスタQ35、Q36、Q39がオンする。トランジスタQ35、Q36がオンすると、トランジスタQ15、Q18がオンする。
【0044】トランジスタQ15がオンすると、トランジスタQ27、Q25がオフする。トランジスタQ27がオフすると、第1の駆動トランジスタQ1 のベース電位、すなわち、第1の駆動制御信号がハイレベルとなり、第1の駆動トランジスタQ1 がオフする。また、トランジスタQ27がオフすると、第4の駆動トランジスタQ4 のベース電位、すなわち、第4の駆動制御信号がローレベルになるので、第4の駆動トランジスタQ4 もオフする。このため、モータ3の第1の端子Tm1は、直流電源2から切断される。 断される。 【0045】このとき、第3の駆動トランジスタQ3、第2の駆動トランジスタQ2はオフのままであるので、モータ3の第1の端子Tm1と第2の端子Tm2との両方が直流電源2から切断され、モータ3にブレーキがかかる。モータ3の第1の端子Tm1と第2の端子Tm2との両方が直流電源2から切断され、モータ3は慣性により回転を続け、逆起電力を発生する。モータ3の第2の第2の第2の第2の第2の第2を発生する。モータ3は関係により回転を続け、逆起電力を発生する。モータ3は関係により回転を続け、逆起電力を発生する。モータの第2を発生する。モータの第2を発生する。モータの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。モーターの第2を発生する。エーターのの第2を発生する。エーターのの第2を発生する。エーターののできる。エーターのできる。エーターののできる。 と第2の端子Tm2との両方が直流電源2から切断されても、モータ3は慣性により回転を続け、逆起電力を発生する。モータ3の逆起電力によりモータ3の第1の端子Tm1には、負極性の電圧が発生する。
[0046]第1の端子Tm1に負極性の電圧が発生すると、第2の駆動トランジスタQ2のコレクターエミッタ間は逆方向となり、有効に動作しないが、第1の制御トランジスタQc1のコレクターエミッタ間は順方向となり、有効に動作するようになり、コレクタ側、すなわち、接地側から第1の端子Tm1に電流が引き込まれ、第1の端子Tm1の電位は、図6(C)に示すように、所定の電位Vn、例えば、0.3[V]程度にクランプされる。よって、ラッチアップなどの異常動作が抑制できる。[0047]次に、第1の制御端子Tc1に供給される第1の制御信号をハイレベルからローレベルにすると、モータ3逆転する。第1の制御端子Tc1に供給される第1の制御信号をハイレベルからローレベルになると、トランジスタQ11がオフする。トランジスタQ11がオフすると、トランジスタQ31、Q32、Q33、Q40がオフする。トランジスタQ11がオフすると、トランジスタQ24がオンする。また、このとき、トランジスタQ18はオンであるので、トランジスタQ12がオフすると、第3の駆動トランジスタQ29がオンする。また、このとき、トランジスタQ18はオンであるので、トランジスタQ29がオンすると、第3の駆動トランジスタQ3のベース電位、すなわち、第3の駆動制御信号がローレベルになるので、第3の駆動トランジスタQ3がオンする。第3の駆動トランジスタQ3がオンすると、直流電源2からモータ3の第2の端子Tm2に電流が供給される。[0049]また、トランジスタQ29がオンすると、第2の駆動トランジスタQ2 のベース電位、すなわち、第2の駆動制御信 【0050】このとき、第2の制御トランジスタQc2は、第4の駆動トランジスタQ4のベースがオフ電位となるので、オフとな [0050]このとき、第2の制御トランジスタQc2は、第4の駆動トランジスタQ4のベースがオフ電位となるので、オフとなる。また、第1の制御トランジスタQc1は、第2の駆動トランジスタQ2がオンとなるが、第2の駆動トランジスタQ2に対して逆方向に接続されているので、逆β特性により有効に動作せず、オフとなる。
[0051]次に、第2の制御端子Tc2がハイレベルで、第1の制御端子Tc1をローレベルからハイレベルにすると、モータ3にブレーキがかかる。第1の制御端子Tc1がローレベルからハイレベルになると、第1の駆動トランジスタQ1、及び、第4の駆動トランジスタQ4もオフする。このため、モータ3の第1の端子Tm1は、直流電源2から切断される。
[0052]このとき、第3の駆動トランジスタQ3、第2の駆動トランジスタQ2はオフのままであるので、モータ3の第1の述為子Tm1と第2の端子Tm2との両方が直流電源2から切断され、モータ3にブレーキがかかる。モータ3の第1の端子Tm1と第2の端子Tm2との両方が直流電源2から切断されても、モータ3は慣性により回転を続け、逆起電力を発生する。モ

E / 10

ータ3の逆起電力によりモータ3の第2の端子Tm2には、負極性の電圧が発生する。 【0053】第2の端子Tm2に負極性の電圧が発生すると、第4の駆動トランジスタQ4のコレクターエミッタ間は逆方向となり、有効に動作しないが、第2の制御トランジスタQc2のコレクターエミッタ間は順方向となり、有効に動作するようになり、コレクタ側、すなわち、接地側から第2の端子Tm2に電流が引き込まれ、第2の端子Tm2の電位は、所定の電位、例えば、0.3【V】程度の低い電位でクランプされる。よって、ラッチアップなどの異常動作が抑制できる。 【0054】本実施例によれば、モータ3のブレーキ動作時にモータ3に生じる逆起電力によりモータ3を接続する第1及び第2の端子Tm1、Tm2の負極性の電圧に低下しても、第1及び第2の制御トランジスタQc1、Qc2が順方向に接続され、有効に動作することにより、第1及び第2の端子Tm1、Tm2の負極性の電圧を吸収するので、モータ3の第1及び第2の端子Tm1、Tm2の電圧の低下を防止できる。

端子Tm1、Tm2の電圧の低下を防止できる。 【0055】よって、モータドライブ回路1をIC化した場合に、寄生トランジスタがオンするような、いわゆる、ラッチアップなど

の異常状態が発生することを防止できる。図7に本発明の第2実施例の回路構成図を示す。同図中、図2と同一構成部

分には同一符号を付し、その説明は省略する。 【0056】本実施例のモータドライブ回路100は、第1及び第2の駆動トランジスタQ1、Q2のベース電位に応じて第4の駆動トランジスタQ4のベース電位を最適に制御する第1の制御回路101と、第3及び第4の駆動トランジスタQ3、Q4のベース電位に応じて第2の駆動トランジスタQ2のベース電位に応じて第2の駆動トランジスタQ2のベース電位を最適に制御する第2の制御回路102とを設けてな

【0057】第1の制御回路101は、第2の駆動トランジスタQ2のベース電位に応じてコレクタ電流が制御されるNPNトランジスタQ100、第1の駆動トランジスタQ1のベース電位に応じてコレクタ電流が制御されるPNPトランジスタQ101、NPNトランジスタQ100及びPNPトランジスタQ101のコレクタ電流の和に応じてコレクタ電流が制御されるPNPトランジスタ Q102、プルアップ抵抗R100から構成される。

【0058】また、第2の制御回路102は、第4の駆動トランジスタQ4のベース電位に応じてコレクタ電流が制御されるNPNトランジスタQ103、第3の駆動トランジスタQ3のベース電位に応じてコレクタ電流が制御されるPNPトランジスタQ104、NPNトランジスタQ103及びPNPトランジスタQ104のコレクタ電流の和に応じてコレクタ電流が制御されるPNPトランジスタQ105、プルアップ抵抗R101から構成される。
【0059】本実施例によれば、第1~第4の駆動トランジスタQ1~Q4の状態に応じて第2、第4の駆動トランジスタQ2、

Q4 の状態を最適に制御できる。図8に本発明の第3実施例の回路構成図を示す。同図中、図7と同一構成部分には同一符号を付し、その説明は省略する。本実施例のモータドライブ回路200は、第1、第2の制御回路の構成が、第2実施例の第1、第2の制御回路101、102と相違する。

【0060】本実施例の第1、第2の制御回路201、202は、プルアップ抵抗R100、R101に代えてPNPトランジスタQ200、Q201から構成される定電圧素子を用いた。本実施例によれば、第2実施例に比べて正確に制御を行える。なお、本発明は上記第1~第3実施例の回路構成に限定されるものではなく、要は、モータ3の両端に発生した負の電圧を第2、第4の駆動トランジスタQ2、Q4と同様性で、かつ、並列に逆方向に接続されたトランジスタにより吸収し、ラッチアップな どの異常動作を防止できるような構成であればよい。 0061]

【発明の効果】上述の如く、本発明の請求項1によれば、第2及び第4の駆動トランジスタに並列に第2及び第4の駆動トランジスタと同極性で、かつ、逆方向に接続された第1及び第2の制御トランジスタを設けることにより、モータの第1及び第2の制御トランジスタを設けることにより、モータの第1及び第2の制御トランジスタを設けることにより、モータの第1及び第2の制御トランジスタを設けることにより、第1及び第2の制御トランジスタを設けることにより、第1及び第2の制御トランジスタを設けることにより駆動され、第1及び第2の制御トランジスタをしてモータの第1及び第2の端子に電流が供給され、モータの第1及び第2の端子の電圧の低下を抑制できるため、ラッチアップなどの異常状態の発生を防止でき、また、大容量のダイオードなどの素子が不要となるため、チップ面積を低減できる等の特長を有する。
【0062】請求項2によれば、第1の制御トランジスタ及び第2の制御トランジスタは、コレクターエミッタ間電圧が逆方向の電圧であるときのコレクタ電流がコレクターエミッタ間電圧が順方向であるときのコレクタ電流に比べて小さい特性とすることにより、モータに逆方向電圧が発生し、第2、第4の駆動トランジスタ及び第1、第2の制御トランジスタがオンするので、モータの第1及び第2の端子の電圧の低下を抑制でき、ラッチアップなどの異常状態の発生を防止できるとともに、チップ面積を低減でき、また、第3、第4の駆動トランジスタに順方向に電圧が印加されたときには、第1、第2の制御トランジスタは逆方向となり、オフするので、駆動電流に影響しない等の特長を有する。
【0063】請求項3によれば、第1の制御トランジスタ及び第2の制御トランジスタの素子形状を面積に対して厚さが薄い電流の逆方向の特性が順方向の特性に比べて小さくすることができ、これにより、小さい電圧でオンし、モータの第1及び第2の端子の電圧の低下を抑制でき、ラッチアップなどの異常状態の発生を防止できるとともに、チップ面積を低減できる等の特長を有する。

きる等の特長を有する。

【0064】請求項4、5によれば、第1~第4の駆動トランジスタQ1 ~Q4 の状態に応じて第2、第4の駆動トランジスタQ2、Q4 の状態を最適に制御できる等の特長を有する。請求項6によれば、第1及び第2のクランプ手段を抵抗で構成することにより、簡単な構成で、回路を実現できる等の特長を有する。 【0065】請求項7によれば、第1及び第2のクランプ手段をPN接合素子で構成することにより、所定の動作点で、正確


に動作させることができる等の特長を有する。

【図面の簡単な説明】


- 「図1】本発明の第1実施例のブロック構成図である。
- 図2]本発明の第1実施例の回路構成図である。

- 【図3】本発明の第1実施例の首曲は成品である。 【図3】本発明の第1実施例の第1及び第2の制御トランジスタの断面図である。 【図4】本発明の第1実施例の第1及び第2の制御トランジスタの素子形状を説明するための図である。 【図5】本発明の第1実施例の第1及び第2の制御トランジスタのコレクターエミッタ間電圧に対するコレクタ電流の特性 図である。
- 【図6】本発明の第1実施例の要部の動作波形図である。
- 【図7】本発明の第2実施例の回路構成図である。 【図8】本発明の第3実施例の回路構成図である。
- 【図9】従来の一例の回路構成図である。
- 図10]モータの等価回路図である。
- 【図11】従来の一例の要部の動作波形図である。 【符号の説明】1、100、200 モータドライブ回路 2 直流電源 3 モータ 4 駆動制御回路 Q1 第1の駆動トランジスタ Q 2 第2の駆動トランジスタ Q3 第3の駆動トランジスタ Q4 第4の駆動トランジスタ Qc1 第1の制御トランジスタ Qc2 第2 の制御トランジスタ


【図1】本発明の第1実施例のブロック構成図である。




【図2】本発明の第1実施例の回路構成図である。




【図3】本発明の第1実施例の第1及び第2の制御トランジスタの断面図である。




【図4】本発明の第1実施例の第1及び第2の制御トランジスタの素子形状を説明するための図である。





【図5】本発明の第1実施例の第1及び第2の制御トランジスタのコレクターエミッタ間電圧に対するコレクタ電流の特性図である。




【図10】モータの等価回路図である。









【図7】本発明の第2実施例の回路構成図である。



【図8】本発明の第3実施例の回路構成図である。





【図11】従来の一例の要部の動作波形図である。

